verilog代码解析，主要用于获取端口、信号等信息，可用于gvim扩展模块使用。
verilog代码解析，主要用于获取端口、信号等信息，可用于gvim扩展模块使用。
界面使用Pyqt搭建，计算引擎使用yacc/lex实现
使用lex构建verilog的解析，把C++代码编译成python动态库
Contributions last year: 24
Max continuous contributions: 2
Recent contributions: 1
Commits, issues, and pull requests will appear on your contribution graph. Only when the email address used for the commits in local configuration is associated with your GitOSC account, the commits' contribution will be counted.