本项目由 PLCT lab 发起，目的为将 Android 移植到 RISC-V 平台上。现阶段已经与 RVI 旗下的 RISC-V Android Source (https://github.com/riscv-android-src）合并。
基于switchboard框架，实现了AXI-lite Packet和switchboard Packet的互联。并提供了axil_ram的例子，可以实现内存的读写。
流畅的Python/Fluent Python 作者:[巴西］Luciano Ramalho 配套源码
