# IIC总线设计代码

**Repository Path**: yekui006/iic-bus-design-code

## Basic Information

- **Project Name**: IIC总线设计代码
- **Description**: 包含了IIC的主机对从机--写；主机对从机--读；两个部分的代码。
- **Primary Language**: Verilog
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 1
- **Created**: 2023-12-14
- **Last Updated**: 2023-12-14

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# verilog的 IIC总线设计代码

#### 介绍
包含了IIC的主机对从机--写；主机对从机--读；两个部分的代码。


#### 使用软件

1.  Quartus
2.  modelsim


#### 使用说明

1.  将文件放入QUartus编译成功后，调佣modelsim仿真


#### 参与贡献

1.  刘HH
2.  许BW
3.  参考代码网址：https://www.cnblogs.com/liujinggang/p/9656358.html